半导体器件塑封料选取方法、装置、终端设备及存储介质与流程

1.本技术涉及半导体技术领域，特别地涉及一种半导体器件塑封料选取方法、装置、终端设备及存储介质。

背景技术：

2.功率半导体器件是电子装置中电路控制与电能转换的核心，主要用于改变电子装置中电压、频率和电流转换，如分立器件绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)、快速恢复二极管(fast recovery diode,frd)、金属氧化物半导体场效应管(metal-oxide-semiconductor field-effect transistor，mosfet)等，广泛应用于变频空调、洗衣机、冰箱为代表的家电及轨道交通、新能源等领域。由于功率半导体器件的使用特性及应用环境，决定了功率半导体器件的可靠性必须得到保证和提高，才能确保整个电力转换装置的可靠运行。其中，漏电流大小是评判功率半导体器件可靠性的重要指标，反向偏压越大，温度越高，其漏电流也越大。漏电流持续增大，器件损耗增大，器件稳定性就被降低。因此，需要使器件的漏电流控制在一定范围内并使其稳定。高温反偏试验(high temperature reverse bias，htrb)是监测漏电流的主要实验方法，具体为半导体器件的结温条件下，施加最大反偏电压的80％，在电和热应力的作用下，监控器件漏电情况。而器件的漏电流，不仅与芯片结构设计和晶圆的具体生产工艺强相关，而且封装所使用的塑封料对漏电流同样影响较大。

技术实现要素：

3.针对上述问题，本技术提供一种半导体器件塑封料选取方法、装置、终端设备及存储介质，解决了现有技术中半导体器件封装所使用的塑封料对漏电流影响较大的技术问题。

4.第一方面，本技术提供了一种半导体器件塑封料选取方法，所述方法包括：

5.获取待封装半导体器件的额定工作信息及其钝化层的材料信息；

6.根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；

7.根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。

8.根据本技术的实施例，优选的，上述半导体器件塑封料选取方法中，根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料，包括以下步骤：

9.根据所述封装形式，选取与所述封装形式匹配的塑封料作为备选塑封料；

10.当所述钝化层的材料为聚酰亚胺时，根据所述钝化层的材料信息，从所述备选塑

封料中选取不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的塑封料作为目标塑封料；

11.当所述钝化层的材料包括氮化硅时，根据所述钝化层的材料信息，从所述备选塑封料中选取任意一种塑封料作为目标塑封料。

12.根据本技术的实施例，优选的，上述半导体器件塑封料选取方法中，所述额定工作信息包括额定工作电压和额定工作电流。

13.根据本技术的实施例，优选的，上述半导体器件塑封料选取方法中，所述封装形式包括全包封装或半包封装。

14.根据本技术的实施例，优选的，上述半导体器件塑封料选取方法中，所述第一预设阈值为100μa。

15.根据本技术的实施例，优选的，上述半导体器件塑封料选取方法中，所述第三预设阈值为5ppm。

16.根据本技术的实施例，优选的，上述半导体器件塑封料选取方法中，所述第四预设阈值为2.0w/m*k。

17.第二方面，本技术提供一种半导体器件塑封料选取装置，所述装置包括：

18.信息获取模块，用于获取待封装半导体器件的额定工作信息及其钝化层的材料信息；

19.封装形式确定模块，用于根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；

20.塑封料选取模块，用于根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。

21.第三方面，本技术提供一种终端设备，包括存储器和处理器，所述存储器上存储有计算机程序，该计算机程序被所述处理器执行时，执行如第一方面中任一项所述的半导体器件塑封料选取方法。

22.第四方面，本技术提供一种存储介质，该存储介质存储的计算机程序，可被一个或多个处理器执行，可用来实现如第一方面中任一项所述的半导体器件塑封料选取方法。

23.与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

24.本技术提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括获取待封装半导体器件的额定工作信息及其钝化层的材料信息；根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏

电的目的，提高其可靠性及稳定性。在不改变芯片(器件)设计、流片工艺的前提下，从芯片(器件)后端封装的角度来解决，不仅可以避免因芯片(器件)设计变更而导致的研发周期变长，同时只需变更塑封料，即可降低半导体器件漏电，芯片(器件)设计端无需改版，从而大大地缩短了研发周期及降低产品成本。

附图说明

25.在下文中将基于实施例并参考附图来对本技术进行更详细的描述：

26.图1为本技术实施例提供的一种半导体器件塑封料选取方法的流程示意图；

27.图2为本技术实施例提供的不同的钝化层材料的半导体器件采用对应的塑封料进行封装后在高温反偏试验中的漏电流变化示意图；

28.图3为本技术实施例提供的另一种半导体器件塑封料选取方法的流程示意图；

29.图4为本技术实施例提供的一种半导体器件塑封料选取装置的连接框图；

30.在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。

具体实施方式

31.以下将结合附图及实施例来详细说明本技术的实施方式，借此对本技术如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本技术实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本技术的保护范围之内。

32.实施例一

33.请参阅图1，本实施例提供一种半导体器件塑封料选取方法，包括：

34.步骤s101：获取待封装半导体器件的额定工作信息及其钝化层的材料信息。

35.其中，待封装半导体器件可以为mosfet、igbt或frd等器件。

36.所述额定工作信息包括额定工作电压和额定工作电流，所述待封装半导体器件的钝化层材料包括聚酰亚胺和/或氮化硅，也就是说，所述待封装半导体器件的钝化层有以下三种：

37.(1)钝化层为一层氮化硅(sin

x

，单层钝化结构)；

38.(2)钝化层为一层聚酰亚胺(polymide，pi，单层钝化结构)；

39.(3)钝化层为一层氮化硅上再覆盖一层聚酰亚胺(sin

x

+pi)。

40.其中，sin

x

+pi的双层结构可以保证产品稳定性及高良率。

41.钝化层的材料信息可以根据晶圆厂的工艺数据获取到。

42.步骤s102：根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式。

43.所述封装形式包括全包封装或半包封装，以及封装尺寸。如to-220(尺寸型号)半包封/全包封，to-3p(尺寸型号)半包封/全包封。

44.封装形式的选择主要看所述待封装半导体器件的额定工作电流、电压及外部使用环境，比如在高电压大电流的环境下，如1200v/75a，需要选取尺寸大的封装形式，因为高压大电流，其芯片较大，所需焊线也较大，尺寸大也较容易散热，如果是600v/40a的规格，则选择尺寸较小的封装形式。封装形式确定后，再来确定使用何种塑封料。

45.多大尺寸的封装形式只能用对应的料饼大小的塑封料，如to-3p的只能用to-3p料饼大小的规格，反之其它规格的产线根本用不了。

46.步骤s103：根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。

47.步骤s103包括以下步骤：

48.s103a：根据所述封装形式，选取与所述封装形式匹配的塑封料作为备选塑封料；

49.s103b：当所述钝化层的材料为聚酰亚胺时，根据所述钝化层的材料信息，从所述备选塑封料中选取不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的塑封料作为目标塑封料；

50.s103c：当所述钝化层的材料包括氮化硅时，根据所述钝化层的材料信息，从所述备选塑封料中选取任意一种塑封料作为目标塑封料。

51.所述第一预设阈值为100μa，所述第三预设阈值为5ppm，所述第四预设阈值为2.0w/m*k。

52.待选的塑封料为当前所能提供的所有塑封料，这些塑封料的适用于哪些封装形式的器件是已知的，且而每种塑封料都会有技术规格书，即datasheet，里面会有一系列的参数指标(包括螺旋流动长度、凝胶化时间、熔融粘度、玻璃化温度、线膨胀系数、密度、弯曲强度、弯曲模量、燃烧性、体积电阻率等参数)，不纯离子浓度和导热系数是其中的两个参数，即每种塑封料的不纯离子浓度和导热系数是已知的。

53.首先，根据所述封装形式，从待选的塑封料中选取与所述封装形式匹配的塑封料作为备选塑封料，然后在根据钝化层的材料信息，从备选塑封料中选取目标塑封料。

54.也就是说，当所述钝化层为单层pi结构时，从所述备选塑封料中选取不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的塑封料作为目标塑封料。而当所述钝化层包括氮化硅(包括单层sin

x

结构或sin

x

+pi双层结构)时，从所述备选塑封料中选取任意一种塑封料作为目标塑封料，即所述目标塑封料只需与所述封装形式对应即可。

55.htrb试验实质是监控器件的漏电情况，pn结具有单向导电性，在反向截止时，并不是完全截止，而是在承受反向电压的时候，会有微小电流从阴极流向阳极，因此，希望漏电越小越好。而这种漏电的产生，是由于电子/空穴或不纯离子的移动造成的。

56.由于pi材料特性，对塑封料较为敏感，不同的pi，不管是对同种塑封料或多种不同的塑封料，其漏电结果表现差异较大，如图2所示，单层pi1搭配塑封料a，对应的htrb试验中的漏电流有跳动，虽然150h时趋于平稳，但是总体有上涨，说明单层pi1与塑封料a不匹配；单层pi1搭配塑封料b，漏电平稳无增长，且一直维持在10～20μa，说明单层pi1与塑封料b较匹配；单层pi2搭配塑封料a，对应的htrb试验中的漏电发散且持续上涨，说明单层pi2与塑封料a不匹配；单层pi2搭配塑封料c，漏电集中且平稳，说明单层pi2与塑封料c较匹配。

57.所以，单层pi的钝化结构需要按照与所述封装形式对应的且不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的条件选取塑封料。

58.对于器件漏电改善，塑封料的两个参数(不纯离子浓度和导热系数)最为关键：

59.(1)塑封料中的不纯离子浓度(主要是氯离子和钠离子)对漏电影响较大，浓度越低，漏电越小，最好是小于5ppm(即第三预设阈值为5ppm)；

60.(2)对于大电流、大功率的器件产品，热量的积累会导致器件损坏，主要由塑封料的导热系数决定，导热系数越大，表明器件散热越好，最好是大于2.0w/m*k(即第四预设阈值为2.0w/m*k)。

61.而由于sin

x

致密性好，疏水性强，对可动离子有非常强的阻挡能力，因此，此种钝化结构对塑封料的选择不敏感，可以与封装厂使用的塑封料保持一致，无需修改塑封料配方或另外采购，且选择较多，封装窗口较大，生产成本较低。因此，单层sin

x

或sin

x

+pi双层结构，可选的塑封料都比较多，封装窗口大。如图2所示，虽然塑封料a与单层pi1和单层pi2均不匹配，但是塑封料a搭配单层sin

x

或sin

x

+pi2的双层结构，漏电较小且平稳，说明塑封料a与单层sin

x

或sin

x

+pi2的双层结构都比较匹配，可见单层sin

x

或sin

x

+pi双层结构对塑封料的选择都不敏感，塑封料可以有多种选择，可以与封装厂使用的塑封料保持一致，与封装形式匹配即可。

62.按照这种方法，在产品研发阶段，在不改变芯片结构设计及晶圆流片工艺条件的前提下，可以通过塑封料的选择来改善器件漏电流。而目标塑封料除了要匹配封装形式外，还需要匹配晶圆的钝化层的材料信息，一旦塑封料被敲定，指定到封装厂且不允许随意变更，保证封装出的成品满足器件漏电要求。

63.由于其封装形式不一样，大小一样，故封装时所使用的塑封料料饼大小就会不一样，根据其塑封模具特性，其配方也会有差异，对于半包封产品，由于其散热块暴露在外面，对导热系数没有严格要求，但对全包封产品，散热块外围还有一层塑封料，这则需要比较高的导热系数。即同种塑封料，应用在半包或全包上，效果差别是很大的，因为半包和全包是两种不同的封装形式，所使用的塑封料必然不一样的，因为其塑封模具不一样、散热性不一样，导致塑封料的料饼大小、配方等必然是不一样的。纯离子浓度和导热系数对应就是塑封料的配方，半包和全包其塑封料的配方是不一样的。所以本实施例中，当钝化层为单层pi时，需要结合封装形式以及不纯离子浓度和导热系数来选取对应的。

64.实际应用中，若现有的塑封料不能满足htrb的漏电需求，可对塑封料的配方进一步调整，使得不纯离子浓度进一步降低，导热系数进一步加大，直至满足htrb的漏电需求。

65.请参阅图3，本实施例还提供半导体器件塑封料选取方法的另一流程示意图。

66.本实施例提供一种半导体器件塑封料选取方法，获取待封装半导体器件的额定工作信息及其钝化层的材料信息；根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。在不改变芯片(器件)设计、流片工艺的前提下，从芯片(器件)后端封装的角度来解决，不仅可以避免因芯片(器件)设计变更而导致的研发周期变长，同时只需变更塑封料，即可降低半导体器件漏电，芯片(器件)设计端无需改版，从而大大地缩短了研发周期及降低产品成本。

67.实施例二

68.请参阅图4，本实施例提供一种半导体器件塑封料选取装置100，包括：信息获取模块101、封装形式确定模块102和塑封料选取模块103。

69.信息获取模块101，用于获取待封装半导体器件的额定工作信息及其钝化层的材料信息；

70.封装形式确定模块102，用于根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；

71.塑封料选取模块103，根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。

72.信息获取模块101获取待封装半导体器件的额定工作信息及其钝化层的材料信息；封装形式确定模块102根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；塑封料选取模块103根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。

73.上述方法步骤的具体实施例过程可参见实施例一，本实施例在此不再赘述。

74.实施例三

75.本实施例提供一种终端设备，该终端设备可以是手机、电脑或平板电脑等，包括存储器和处理器，所述存储器上存储有计算器程序，该计算机程序被处理器执行时实现如实施例一中所述的半导体器件塑封料选取方法。可以理解，终端设备还可以包括，输入/输出(i/o)接口，以及通信组件。

76.其中，处理器用于执行如实施例一中的半导体器件塑封料选取方法中的全部或部分步骤。存储器用于存储各种类型的数据，这些数据例如可以包括终端设备中的任何应用程序或方法的指令，以及应用程序相关的数据。

77.所述处理器可以是专用集成电路(application specific integrated circuit，简称asic)、数字信号处理器(digital signal processor，简称dsp)、数字信号处理设备(digital signal processing device，简称dspd)、可编程逻辑器件(programmable logic device，简称pld)、现场可编程门阵列(field programmable gate array，简称fpga)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述实施例一中的半导体器件塑封料选取方法。

78.所述存储器可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，例如静态随机存取存储器(static random access memory，简称sram)，电可擦除可编程只读存储器(electrically erasable programmable read-only memory，简称eeprom)，可擦除可编程只读存储器(erasable programmable read-only memory，简称eprom)，可编程只读存储器(programmable read-only memory，简称prom)，只读存储器(read-only memory，

简称rom)，磁存储器，快闪存储器，磁盘或光盘。

79.实施例四

80.本实施例提供一种计算机可读存储介质，如闪存、硬盘、多媒体卡、卡型存储器(例如，sd或dx存储器等)、随机访问存储器(ram)、静态随机访问存储器(sram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、可编程只读存储器(prom)、磁性存储器、磁盘、光盘、服务器、app应用商城等等，其上存储有计算机程序，所述计算机程序被处理器执行时可以实现如下方法步骤：

81.步骤s101：获取待封装半导体器件的额定工作信息及其钝化层的材料信息；

82.步骤s102：根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；

83.步骤s103：根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。

84.上述方法步骤的具体实施例过程可参见实施例一，本实施例在此不再赘述。

85.综上，本技术提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括获取待封装半导体器件的额定工作信息及其钝化层的材料信息；根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。在不改变芯片(器件)设计、流片工艺的前提下，从芯片(器件)后端封装的角度来解决，不仅可以避免因芯片(器件)设计变更而导致的研发周期变长，同时只需变更塑封料，即可降低半导体器件漏电，芯片(器件)设计端无需改版，从而大大地缩短了研发周期及降低产品成本。

86.在本技术实施例所提供的几个实施例中，应该理解到，所揭露的方法，也可以通过其它的方式实现。以上所描述的方法实施例仅仅是示意性的。

87.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个

……”

限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

88.虽然本技术所揭露的实施方式如上，但所述的内容只是为了便于理解本技术而采用的实施方式，并非用以限定本技术。任何本技术所属技术领域内的技术人员，在不脱离本技术所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本技术的专利保护范围，仍须以所附的权利要求书所界定的范围为准。技术特征：

1.一种半导体器件塑封料选取方法，其特征在于，所述方法包括：获取待封装半导体器件的额定工作信息及其钝化层的材料信息；根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。2.根据权利要求1所述的方法，其特征在于，根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料，包括以下步骤：根据所述封装形式，选取与所述封装形式匹配的塑封料作为备选塑封料；当所述钝化层的材料为聚酰亚胺时，根据所述钝化层的材料信息，从所述备选塑封料中选取不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的塑封料作为目标塑封料；当所述钝化层的材料包括氮化硅时，根据所述钝化层的材料信息，从所述备选塑封料中选取任意一种塑封料作为目标塑封料。3.根据权利要求1所述的方法，其特征在于，所述额定工作信息包括额定工作电压和额定工作电流。4.根据权利要求1所述的方法，其特征在于，所述封装形式包括全包封装或半包封装。5.根据权利要求1所述的方法，其特征在于，所述第一预设阈值为100μa。6.根据权利要求2所述的方法，其特征在于，所述第三预设阈值为5ppm。7.根据权利要求2所述的方法，其特征在于，所述第四预设阈值为2.0w/m*k。8.一种半导体器件塑封料选取装置，其特征在于，包括：信息获取模块，用于获取待封装半导体器件的额定工作信息及其钝化层的材料信息；封装形式确定模块，用于根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；塑封料选取模块，用于根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。9.一种终端设备，其特征在于，包括存储器和处理器，所述存储器上存储有计算机程序，该计算机程序被所述处理器执行时，执行如权利要求1至7中任一项所述的半导体器件塑封料选取方法。10.一种存储介质，其特征在于，该存储介质存储的计算机程序，可被一个或多个处理器执行，可用来实现如权利要求1至7中任一项所述的半导体器件塑封料选取方法。

技术总结

本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。提高其可靠性及稳定性。提高其可靠性及稳定性。

技术研发人员：梁赛嫦 杨发森 吴佳蒙 史波 肖婷

受保护的技术使用者：珠海零边界集成电路有限公司

技术研发日：2020.10.19

技术公布日：2022/4/22